ドットクロック

ファミコンのメインクロック21.4MHzから、それの半分の10.7MHzとさらに半分の5.4MHzをつくる回路の動作が確認できた。

5.4MHzはファミコンのドットクロックに相当する周波数で、このサイクルでPPUから1ドットぶんの映像信号が出力される。
なので、PPUから出力されたEXT0-3の映像信号を5.4MHzのサイクルでラインメモリに書き込むようにした。

また、10.7MHzのドットクロック2倍速のクロックでラインメモリを読み出していく。これが31kHzのVGAの映像信号になるはずだ。

ラインメモリからの出力を直接R2Rのラダー抵抗でD/A変換することを考えているが、VGAの0.7Vp-pの電圧レベルにするにはどんな抵抗の定数にすればいいか悩みちゅうである。

あとPPUから出力されたビデオ信号を同期分離して、C-SYNC信号をつくり、そのC-SYNCの立ち上がりタイミングでラインメモリのアドレスをリセットする回路をつくったのだが、1クロックぶんだけのパルスを出力するはずが、2から3回ぐらいパルスが出力されたりしている。
ノイズひろってるのかなあ。。。